# EPE Full Paper Roadmap

## Reviews

### Reviewer 1:

This reviewer entered no comments

### Reviewer 2:

You mentioned at least twice the synchronous rectification mode, i.e. turn the device actively on during reverse freewheeling operation, as a problem. Of course, synchronous rectification is not possible during dead time to avoid shot-through and the higher on-state voltage causes additional losses during that time. But is that so dramatic? Maybe the respective passages in your text are just misleading.

### Reviewer 3:

I recommend to include a comparison of the forward and reverse I(V) characteristics at high temperatures to show the accuracy of the model.

The inclusión of experimental results in the final paper is needed.

### Reviewer 4:

Dear authors,

thank you for your contribution.

- Your presentation of the channel current is really interesting, but the simulation results need to be analyzed in more detail, e.g. including parameter variations, an analysis of the gate-voltage, and the effect of cross conduction.

- Since you investigate internal quantities by simulation, how will you be able to verify this with the announced experimental results?

- Could you please comment on the deviation of your reverse conducting model results from the datasheet values?

- In the final paper, you should describe the model more precisely, e.g. how was the curve fitting for the capacitances derived, and what do the parameters K describe in eq, 1 and 2?

- Also, I think your explanation concerning soft switching on p.3 is not accurate.

- Your explanation of the dead time effects in the last section is not new.

## Notes on Reviews (Turkish)

### Review #1

-

### Review #2

Tekrar makaleyi okudum ve farkettiğim kadarıyla reviewer bizim active/passive ayrımı ile neyi kastettiğimizi anlamamış. Yani bizim bu ayrımı yapma sebebimizin bir bir bacaktaki Gan’ları kısa devre yapmamak için yaptığımızı düşünüyor. Bu yüzden dead-time vurgularımızın safety için gerekli olduğu gibi bilinen bir yorumu anlattığımızı düşünmüş. **Oysa ki biz kısa devre çalışması değil GaN karakteristiğine odaklanan bir bakış açısıyla yazmıştık. Sonuç olarak, bu konuda daha anlaşılır olmamız gerekiyor.**

### Review #3

Sadece sıcaklık ile ekleme yapmamızı istemiş. Bunu da modelimizin doğruluğunu göstermemiz için eklememizi istiyor. **GaN modelinin termal davranışını da eklememiz gerekecek.**

### Review #4

Simülasyon sonuçlarını daha zenginleştirmemiz isteniyor: **Parametrelerin etkileri, gate-voltajı, cross conduction**. Time axis üzerinde çizdirdiğimiz grafiklerde gate-source voltajını da ekleyebiliriz. Cross conduction için ise tam olarak ne yapmamız gerektiğini bilmiyorum. Dead-time kaldırıp time-axis üzerinde grafikleri verebiliriz ama bizim makalede anlatmak istediğimiz konudan uzaklaşmış olabiliriz. Reviewer’ın bunu isteme nedeni sanıyorum bizim başlığımız. Bu **başlığa bakınca evet daha detaylı bir paylaşım olmalı.**

Sonuçları nasıl doğrulayacağımızı konuşmuştuk, **drain-source üzerinden doğrulama yapıp channel’ı doğru kabul edeceğiz.**

**Ters iletim** static karakteristiğinin yüksek akımda **neden saptığını açıklamamız gerekecek.**

Model parametrelerinin ve kapasitans modellemelerinin **nasıl yapıldığını daha detaylı anlatmamız gerekecek sanırım.**

**Soft-switching’i** boşuna vurgulamışız adam yanlış olduğunu düşünmüş, **kaldıralım.**

Dead time olaylarını anlattığımız yerin yeni olmadığını söylemiş. Evet bu bilinen bir şey zaten, **bizim amacımız bunu açıkça anlatıp, isimlendirme yaparak anlaşılırlığı artırmaktı. Bunu daha iyi anlatabiliriz.**

## EPE to-do-list

* GaN model will be updated to include thermal behavior also.
* In the literature, how the voltage dependent parasitic capacitances are modeled is going to be searched. We might develop our own model rather than curve fitting.
* Is there any method for us to find internal inductance and resistance values experimentally?
* I am confused about where we should place the drain and source internal resistances. Should it be on the channel or outside?
* Experimental verification:
* Buck-type load should be setup.
* First comparisons should be taken account between simulation results and experimental results. Then, it is required to go over the model again.
* Experimental results for different temperatures.

## Calendar (Deadline 31th May)

**12.03.2018 – 18.03.2018**

-> Thermal Model

-> Literature survey for capacitance/inductance/resistance parameter extraction

-> Based on the literature survey, requirements should be decided.

**19.03.2018 – 25.03.2018**

-> Model developments based on literature survey

-> GaN tests under high voltage

-> Buck-type load setup

**26.03.2018 – 01.04.2018**

-> First experimental results from buck type load

-> Comparison: Experimental Results vs Simulation Results.

**02.04.2018 – 08.04.2018**

-> Model development based on experimental results

**09.04.2018 – 15.04.2018**

-> Model development based on experimental results

**16.04.2018 – 22.04.2018**

-> Model development based on experimental results

**23.04.2018 – 29.03.2018**

-> The fictionalization of the context of the paper: Outline, Important Points etc.

-> Literature survey based on important points: Deciding references

**30.04.2018 – 06.05.2018**

-> Obtaining experimental and simulation results based on outline

**07.05.2018 – 13.05.2018**

-> Writing paper

**14.05.2018 – 20.05.2018**

-> Writing paper

**21.05.2018 – 28.05.2018**

-> Reviews

**29.05.2018 – 31.05.2018**

-> Final corrections

-> Upload